YPT153EVB核心板介绍
核心板外观图如下
性能参数
核心板电气特性与规格总览
| 类别 | 参数描述 | 引脚/条件 | 最小 | 典型 | 最大 | 单位 | 说明 |
|---|---|---|---|---|---|---|---|
| 系统主频 | 系统主频 | — | — | — | 1.6 | GHz | — |
| 系统RTC时钟 | — | — | 32.768 | — | KHz | — | |
| 供电参数 | 主电源电压 | DCIN | 4.75 | 5 | 5.25 | V | — |
| 工作环境 | 工作温度 | 工作环境 | -40 | 25 | +85 | ℃ | 工业级 |
| 存储温度 | 存储环境 | -40 | 25 | +125 | ℃ | — | |
| 工作湿度 | 工作环境 | 10 | — | 90 | %RH | 无凝露 | |
| 存储湿度 | 存储环境 | 5 | — | 95 | %RH | — | |
| ESD特性 | ESD HBM | 适用核心板所有引脚 | -2000 | — | +2000 | V | ESDA/JEDEC JS-001-2017 |
| ESD CDM | 适用核心板所有引脚 | -250 | — | +250 | V | ESD/JEDEC JS-002-2018 |
核心板引脚定义
核心板引脚原理图
引脚位置如下图
核心板接口资源
| 功能 | 数量 | 参数 |
|---|---|---|
| CPU | 1 | 4x Arm Cortex-A7 + 1x RISC-V E907 |
| DDR | 1 | 外挂 DDR3/DDR3L/DDR4 |
| CAN-FD | ≤2 | 支持CAN-FD（up to 64 data bytes），支持CAN 2.0A与CAN2.0B |
| Local Bus | ≤1 | 支持8/16/32位宽，最高接口速度：150MHz@16bits，100MHz@32bits |
| GMAC | ≤3 | 支持RMII/RGMII接口，支持速率 10/100/1000 Mbit/s |
| SDIO | ≤2 | 支持SD3.0/SDIO3.0，SMHC0/1/3可用 |
| MIPI CSI | 1 | 支持4-lane 最高 1.0 Gbit/s per lane |
| Parallel CSI | ≤1 | 支持8/10/12/16-bit位宽，支持BT.656/BT.601/BT.1120/DC协议 |
| MIPI DSI | ≤1 | 支持4-lane MIPI DSI，最高 1920x1080@60fps，1.0 Gbit/s per lane |
| RGB LCD | ≤1 | 支持DE/SYNC模式，最高 1920x1080@60fps；支持RGB888/RGB666/RGB565 |
| LVDS | ≤2 | 支持双路LVDS（Dual Link），最高 1920x1080@60fps |
| Audio | ≤1 | 内置音频Codec，支持一路差分LINEOUT输出 |
| OWA | ≤1 | 支持1x OWA输入和1x OWA输出，兼容S/PDIF，支持IEC-60958/IEC-61937 |
| I2S | ≤3 | 支持主/从模式，采样率8kHz到384kHz；I2S0/2支持4-lane应用；I2S1支持2-lane应用 |
| DMIC | ≤1 | 支持8通道，采样率 8kHz 至 48kHz |
| USB2.0 DRD | 1 | 支持主从模式，支持High-Speed，480Mbps |
| USB2.0 HOST | 1 | 支持主模式，支持High-Speed，480Mbps |
| SPI | ≤4 | 支持主/从模式，主模式最高100MHz时钟；SPI0/2/3支持SPI模式，SPI1支持SPI模式与DBI模式 |
| TWI | ≤6 | 兼容I2C标准，标准模式 100 kbit/s，快速模式 400 kbit/s |
| UART | ≤10 | 兼容行业标准 16450/16550 |
| GPADC | ≤24 | 12位采样分辨率，最大采样率 2MHz，其中GPADC2有4个通道复用为TPADC |
| TPADC | ≤1 | 4线电阻触摸，12bit SAR类型AD转换 |
| PWM&PWMCS | ≤30 | PWM输出频率0 ~ 24MHz或0 ~ 100MHz；PWMCS输出频率0 ~ 4MHz；支持最大/最小频率限制 |
| LEDC | ≤1 | 控制LED灯，最大支持1024颗LED串联；支持DMA/CPU配置模式；可配置RGB显示模式 |
| GPIO | ≤140 | 实际可用GPIO数量 |
| Package | 1 | WBBGA 327 balls, 13 mm x 13 mm |
备注说明
1.本表以 T153MX-BCX（WBBGA 327）为准，参数依据 Datasheet V0.90。
2.DDR 为外挂 DDR3/DDR3L/DDR4；MIPI CSI 为 1 路 4-lane；Parallel CSI 支持 8/10/12/16-bit；LVDS 为 1 路 dual-link，最高 1920×1080@60fps。
3.GPIO 总数 141，多数与外设复用，实际可用数量取决于配置。
4.GPADC2 的 4 通道与 TPADC 复用；GPADC 最大 2MHz，TPADC 最高 750kHz。
5.数量列“≤”表示 T153 系列上限；MX-BCX 为满配，实际数量通常等于上限。
核心板硬件设计说明
电源引脚
| 功能 | 信号名称 | I/O | 默认功能 | 引脚号 |
|---|---|---|---|---|
| 电源 | VCC-5V-SYS | 电源输入 | 核心板供电引脚5V，底板需提供电流不少于2A | CN3-1, CN3-3 |
| 地 | GND | 地 | 核心板电源地和信号地，所有GND引脚都需要连接 | 所有标记为GND的引脚（分布在各连接器） |
系统控制引脚
| 功能 | 信号名称 | I/O | 默认功能 | 引脚号 |
|---|---|---|---|---|
| CPU复位 | AP-RESET | I | 核心板系统复位信号输入，低电平有效，用户不要在该引脚添加任何阻容，以免影响核心板正常启动 | CN4-24 |
| CPU中断 | AP-NMI | I | 中断输入，底板默认不使用 | CN4-30 |
| 时钟输出 | AP-CK32K-OUT | O | 32.768kHz时钟输出 | CN4-22 |
| 烧写 | FEL | I | 进入USB OTG强制烧写模式，低电平有效 | CN1-17 |
| BOOT启动选项 | BOOT-SEL[0:1] | I | 默认[1:1]，集成在核心板；启动顺序：SDC0->SPI2_NOR(4线)->SPI2_NOR(1线)->SPI2_NAND->EMMC2_USR->EMMC2_BOOT->SPI0 NAND->USB | 集成在核心板内部，未在连接器引出 |
- 注：BOOT SEL在芯片内部默认上拉，浮空时为高电平。
- 注：核心板引出的AP-RESET、AP-NMI、AP-CK32K-OUT信号（位于CN4连接器第22、24、30脚），在底板设计时，请确保AP-RESET信号线尽量短，并远离高频干扰源，以保证系统上电复位的可靠性。
作者：林晓燕 创建时间：2026-08-28 17:05
最后编辑：林晓燕 更新时间：2026-10-15 15:11
最后编辑：林晓燕 更新时间：2026-10-15 15:11
